일반적 파이프라인(CPU) 기법의 확장을 통해 CPU의 속도를 향상시키기 위한 컴퓨터 구조 설계 방식을 지칭한다.
목차
개요
가장 기본적인 파이프라인은 각 명령어를 처리 단계별로 작게 쪼갠 뒤 순차적 (in-order) 으로 처리하는 방식이다. 이때 명령어들 중에서 소수점 연산 명령어 혹은 메모리 읽기/쓰기 명령어 등 상대적으로 많은 클락 사이클을 필요로 하는 명령들이 있는데, 뒤따르는 간단한 명령들이 이런 긴 명령들의 결과에 종속성이 없어서 실제로는 먼저 처리될 수 있는 경우에도 순차적 방식에서는 해저드 방지를 위해 무조건 앞의 명령어의 결과가 확정될때까지 기다려야 하기 때문에 처리 속도에서 손해를 보게 된다.
이를 개선하기 위해서 비순차적 (out-of-order) 파이프라인 방식이 고안되었는데, 핵심은 재배열 버퍼 (reorder buffer) 라는 것을 도입, 여러 명령어들을 버퍼 안에 배열해 두고 종속성이 없어진 명령어들이면 순차와 관계 없이 바로바로 한꺼번에 처리될 수 있도록 하는 것이다. 그런데 이때 분기 명령어 (branch instruction) 의 결과 예측에 실패하는 경우 (branch prediction failure) 재배열 버퍼에서 진행되고 있던 내용을 제거하고 새로 명령어를 읽어와야 하는데 (instruction fetch) 이때 명령어를 하나씩 읽어오는 기존 방식을 그대로 사용하면 충분히 빠르게 퍼버를 다시 채울 수 없어서 병목이 생긴다. 이 회복 병목 문제를 해결하기 위해 여러 명령어를 한꺼번에 읽어오는 방식을 적용한 컴퓨터 구조를 슈퍼스칼라 구조라고 한다.
다만 비순차적 파이프라인 + 슈퍼스칼라를 활용한 구조라고 해도 명령어 패턴이나 분기예측 방식에 따라 속도가 개선되는 정도에 차이가 있을 수 있다. 예외 처리나 해저드 방지를 위해 필요한 추가적인 하드웨어와 복잡성 (면적 및 전력소모 면에서의 손해) 에 비해 일반적으로 퍼포먼스 개선 폭에 한계가 지적되어 최근에는 이보다는 단순한 순차 코어를 쓰는 대신 코어 여러개를 사용하여 퍼포먼스 개선을 추구하는 멀티코어 처리가 조금 더 각광을 받는 추세다. 다만 멀티코어를 제대로 활용하기 위한 병렬 프로그래밍의 어려움, 메모리 동시성 문제 등의 이유로 그 역시 한계는 있다. 명령어 자체를 여러개씩 묶어서 처리하고 이렇게 묶을 때 아예 스케줄링을 해서 보내는 방식인 VLIW (very long instruction word) 를 통해 하드웨어 오버헤드를 소프트웨어로 옮기려는 시도 또한 있었으나 (인텔 Itanium 제품군) 그에 필요한 컴파일러 설계의 어려움으로 일반목적 프로세서 분야에서는 거의 사장된 상태이다.
하이퍼쓰레딩과 비슷해 보이지만 하이퍼쓰레딩 (학계에서는 simultaneous multithreading, SMT이라고 지칭) 의 배경이 되는 멀티쓰레딩 컨셉은 말 그대로 쓰레드 레벨에서의 병렬화 (thread level parallelism, TLP) 를 추구하는 것으로, 둘 다 프로세서 자원을 최대한 알뜰하게 활용하려는 기본 취지는 같을지라도 명령어 레벨에서의 병렬화 (instruction level parallelism, ILP) 인 슈퍼스칼라와는 다르다. 명령어 레벨 병렬화를 위해서는 앞서 말했듯 명령어간의 종속성이 없어야 하고, 종속성을 최소화시키기 위한 복잡한 명령어 스케줄링이 필요하다. 이에 반해 서로 다른 쓰레드 안의 명령어는 기본적으로 종속성이 없거나 매우 적을 것이다. 이를 이용해서 하나의 코어 파이프라인에 여러 쓰레드에 포함된 명령어를 섞어서 집어넣으면 스케줄링의 복잡성을 억제하면서도 효율적인 파이프라인 활용이 가능해진다. SMT, 혹은 하이퍼쓰레딩은 TLP와 ILP가 융합된 형태의 구조이다. 이처럼 현대의 프로세서 구조는 대부분 명령어 레벨과 쓰레드 레벨 병렬화를 어플리케이션에 맞게 동시에, 혹은 취사적으로 추구하는 방식으로 설계되고 있다.