1 Hyper Threading Technology
인텔에서 개발한 CPU 기술. 자세한 것은 하이퍼스레딩 항목 참조.
2 Hyper Transport Technology
AMD를 중심으로 설립된 '하이퍼 트랜스포트 컨소시엄'이 개발한 컴퓨터 버스 기술.
기존의 FSB를 대체하기 위해서 개발되었으며, AMD는 이 기술을 AMD 애슬론 64 시리즈 CPU부터 적용하기 시작했다.
인텔에서는 이에 대항하기 위해 QPI(QuickPath Interconnect)라는 기술을 개발했다. X58/코어 i 시리즈 이전까지 CPU는 메모리나 AGP/PCIe 주변 장치와 통신하려면 메인보드의 노스브리지를 거쳐야 했다. 코어 i 시리즈를 개발하면서 메모리 컨트롤러는 CPU 내부로 들어갔고, DP 이상 서버 플랫폼에서 물리적인 CPU간 연결은 칩셋을 통하지 않는 QPI로 대체되었다. QPI 대역폭은 과거 FSB에 비하면 넓기 때문에 CPU를 여러 개 물려도 병목 현상이 줄어들었다. X58 칩셋이 하는 역할은 QPI-PCIe 간 연결이었고, 이마저도 후속작 X79 칩셋 및 샌디브리지-E 플랫폼에서는 PCIe 컨트롤러가 CPU 내부로 들어가서 없어졌다. QPI 때문에 AMD는 그나마 앞서던 대역폭에서까지 인텔에 밀리는 현상이 벌어졌다.
한편 CPU간 연결이 필요 없는 플랫폼에서는 QPI마저도 사용되지 않는다. 이러한 플랫폼에서는 노스브리지의 역할이 CPU/사우스브리지로 통합되었고, 옛날부터 노스브리지-사우스브리지를 연결할 때 써 왔던 DMI(Direct Media Interface) 인터페이스를 CPU-사우스브리지간 연결에 써먹고 있다. 사우스브리지에는 그래픽 카드와 같은 고속 장치가 연결되지 않고 I/O만 담당했기 때문에 CPU 및 노스브리지와 초고속 버스로 연결될 필요가 없기 때문이다. P55 이후 인텔 칩셋들은 노스브리지같은 이름을 가지고 있지만 실제론 옛날 노스브리지가 하던 일 중 별로 안 중요한 거 쪼금 + 사우스브리지의 일만이 남아 있을 뿐이다. AMD도 APU에서 쓰는 FM 소켓에서 원칩 구조를 도입, 하이퍼트랜스포트는 버리고 DMI와 유사한 UMI(United Media Interface)를 채용하여 CPU-사우스브리지를 연결하고 있다.
50번대 칩셋에서는 DMI의 대역폭이 10Gbps로 좁아서 I/O 병목 이슈가 있었으나 60번대 칩셋에서 두배인 20Gbps로 늘어나면서 상당히 완화된 상태다.
인텔의 경우 장기적으로 사우스브리지까지 CPU에 통합한다는 계획을 가지고 있으며, 실제 일부 모바일 플랫폼은 CPU와 칩셋이 한 패키지 안에 같이 있어서 DMI 연결도 내부적으로만 사용한다. 이는 Platform Controller Hub라는 뜻으로 PCH라고 불린다.
브로드웰 코어 i5 ULV와 코어 M의 패키지. 위에 있는 큰 다이가 14nm 공정으로 제조된 CPU와 메모리 컨트롤러, 아래의 다이가 22nm 공정으로 제조된 PCH이다.
3 Houkago Tea Time
아마도 이 항목에서는 가장 유명할 듯한 케이온!에 등장하는 가상의 밴드. 자세한 것은 방과후 티타임 항목 참조.